年度 2015
全部作者 Jinn-Shyan Wang; Chun-Yuan Cheng; Pei-Yuan Chou; Tzu-Yi Yang
論文名稱 A Wide-Range, Low-Power, All-Digital Delay-Locked Loop With Cyclic Half-Delay-Line Architecture
期刊名稱 IEEE Journal of Solid-State Circuits
卷數 50
期數 11
起頁 2635
迄頁 2644
語言 英文